برق , مهندسی 801 بازدید

در این آموزش با ترانزیستورهای اثر میدان پیوندی یا ترانزیستور JFET آشنا می‌شویم. در آموزش مربوط به ترانزیستور پیوندی دوقطبی دیدیم که جریان خروجی کلکتور، متناسب با جریان ورودی گذرنده از بیس است که سبب می‌شود ترانزیستور مانند یک قطعه جریان کار کند (مدل بتا)، زیرا یک جریان کوچکتر را می‌توان برای سوئیچ جریان بزرگ بار به کار برد.

ترانزیستور اثر میدان (Field Effect Transistor) یا FET، از یک ولتاژ برای اعمال به ترمینال ورودی که گیت (Gate) نامیده می‌شود، استفاده می‌کند و جریان گذرنده از آن متناسب با این ولتاژ‌ است. از آن‌جایی که عملکرد FET مبتنی بر یک میدان الکتریکی حاصل از ولتاژ گیت ورودی است (نام اثر میدان به همین دلیل است)،‌ سبب می‌شود ترانزیستور اثر میدان، یک قطعه مبتنی بر ولتاژ باشد.

ترانزیستور اثر میدان، یک قطعه نیمه‌هادی تک‌قطبی است که مشخصات آن بسیار شبیه به ترانزیستور دوقطبی مشابه است. برخی از ویژگی‌های این قطعه، بازدهی بالا، عملکرد لحظه‌ای، مقاوم و ارزان بودن است که می‌توان آن را در اغلب مدارهای الکترونیکی با ترانزیستورهای پیوندی دوقطبی (BJT) معادل جایگزین کرد.

ترانزیستورهای اثر میدان را می‌توان در ابعاد کوچکتری نسبت به ترانزیستور دوقطبی معادل ساخت و به دلیل مصرف و تلفات توان پایینی که دارند، گزینه مناسبی برای استفاده در مدارهای مجتمع مانند CMOS در تراشه‌های دیجیتال هستند.

در ترانزیستورهای دوقطبی، آرایش مواد نیمه‌هادی فیزیکی نوع P و نوع N، نوع ترانزیستور را مشخص می‌کند. این تفاوت ساختار مواد نیمه‌رسانا را برای ترانزیستورهای اثر میدان نیز می‌توان بیان کرد و FETها را در دو دسته اصلی FET کانال N و FET کانال P قرار داد.

ترانزیستور اثر میدان، سه پایه یا ترمینال اصلی دارد که پیوند PN در مسیر اصلی هدایت جریان بین ترمینال‌های درین (Drain) و سورس (Source) وجود ندارد. این دو پایه، نقشی متناظر با پایه‌های کلکتور و امیتر در ترانزیستور دوقطبی دارند. مسیر جریان بین این دو ترمینال، «کانال» (Channel) نامیده می‌شود و از ماده نیمه‌رسانای نوع P یا نوع N ساخته می‌شود.

کنترل جریان گذرنده از این کانال با تغییر ولتاژ‌ اعمالی بر گیت (Gate) امکان‌پذیر است. همان‌طور که از نام ترانزیستورهای دوقطبی پیداست، قطعاتی دوقطبی هستند، زیرا با هر جریان دو نوع حامل‌های بار حفره و الکترون کار می‌کنند. در مقابل، ترانزیستور اثر میدان،‌ یک قطعه تک‌قطبی است که فقط به حرکت الکترون‌ها (کانال N) یا حفره‌ها (کانال P) بستگی دارد.

ترانزیستور اثر میدان، یک مزیت اساسی نسبت به ترانزیستورهای دوقطبی مشابه دارد و آن این است که امپدانس ورودی ($$R_{in}$$) بسیار بزرگی (چند هزار اهم) دارد. این امپدانس ورودی بسیار بزرگ، FETها را نسبت به سیگنال‌های ولتاژ ورودی، بسیار حساس می‌کند. اما همین حساسیت بالا گاهی دردسرساز می‌شود و ممکن است FET با الکتریسیته ساکن به سادگی آسیب ببیند.

ترانزیستور اثر میدان

دو نوع اصلی ترانزیستور اثر میدان وجود دارد: ترانزیستور اثر میدان پیوندی (Junction Field Effect Transistor) یا JFET و ترانزیستور اثر میدان با گیت ایزوله‌ شده (Insulated-gate Field Effect Transistor) یا IGFET که معمولاً با نام ترانزیستور اثر میدان نیمه‌هادی اکسید فلز (Metal Oxide Semiconductor Field Effect Transistor) یا MOSFET نامیده می‌شود.

ترانزیستور JFET

قبلاً دیدیم که یک ترانزیستور پیوندی دوقطبی، در مسیر هدایت جریان بین ترمینال‌های امیتر و کلکتور از دو پیوند PN تشکیل می‌شود. اما ترانزیستور اثر میدان (JUGFET یا JFET) پیوند PN ندارد، ولی به جای آن، یک بخش نازک از ماده نیمه‌رسانای با مقاومت بالا دارد که یک کانال نوع N یا نوع P سیلیکون را در هر انتها تشکیل می‌دهد که به ترتیب، درین و سورس نام دارند.

دو پیکربندی اصلی برای ترانزیستور اثر میدان وجود دارد: JFET کانال N و JFET کانال P. کانال JFET کانال N، با ناخالصیِ دهنده (Donor) آلاییده می‌شود. این بدین معنی است که جریان گذرنده از کانال، به فرم الکترون‌های منفی است (اصطلاح کانال N به همین دلیل است).

به طور مشابه، کانال JFET کانال P، با ناخالصیِ پذیرنده (Acceptor) آلاییده می‌شود. این بدین معنی است که جریان گذرنده از کانال را حفره‌های مثبت تشکیل می‌دهند (اصطلاح کانال P به همین دلیل است).

JFET نوع N رسانایی کانال بزرگتری (مقاومت کوچکتری) نسبت به کانال نوع P معادل خود دارد؛ زیرا الکترون‌ها در مقایسه با حفره‌ها تحرک بیشتری در یک رسانا دارند. این موضوع، JFET کانال N را یک رسانای کارامدتر نسبت به مشابه کانال P قرار می‌دهد.

قبلاً گفتیم که دو اتصال الکتریکی اهمی در هر دو انتهای کانال وجود دارد که درین و سورس نامیده می‌شوند. اما در این کانال، یک اتصال الکتریکی سوم نیز وجود دارد که ترمینال گیت نام دارد. اتصال گیت به کانال اصلی نیز می‌تواند با یک ماده نوع P یا نوع N تشکیل شود.

مقایسه بین اتصالات یک ترانزیستور اثر میدان و یک ترانزیستور پیوندی دوقطبی، در جدول زیر آورده شده است.

ترانزیستور اثر میدان (FET) ترانزیستور دوقطبی (BJT)
سورس (S) امیتر (E)
گیت (G) بیس (B)
درین (D) کلکتور (C)

نمادها و اتصالات اصلی هر دو پیکربندی JFETها در شکل زیر نشان داده شده است.

ساختار کانال JFET
نمادها و اتصالات JFET

«کانال» نیمه‌هادی ترانزیستور اثر میدان پیوندی، یک مسیر مقاومتی است که ولتاژ‌ $$ V _{ DS}$$ سبب عبور جریان $$ I_D $$ از ترانزیستور می‌شود. از آن‌جایی که ماهیت کانال مقاومتی است، یک ولتاژ‌ کاهشی در طول کانال ایجاد می‌شود که با حرکت از ترمینال درین به ترمینال سورس، مثبت بودن ولتاژ‌ کاهش می‌یابد.

در نتیجه، پیوند PN یک بایاس معکوس بزرگ در ترمینال درین و یک بایاس معکوس کوچکتر در ترمینال سورس خواهد داشت. بایاس سبب تشکیل یک «لایه تخلیه یا تُنُکی» در کانال می‌شود که عرض آن با بایاس افزایش می‌یابد.

اندازه جریان گذرنده از کانال بین ترمینال‌های درین و سورس، با یک ولتاژ‌ اعمالی بر ترمینال گیت کنترل می‌شود که بایاس معکوس شده است. در یک JFET کانال N، ولتاژ گیت منفی است، در حالی که ولتاژ گیت JFET کانال P مثبت است.

تفاومت اساسی بین JFET و BJT، این است که وقتی پیوند JFET بایاس معکوس می‌شود، جریان گیت عملاً‌ صفر است، در حالی که جریان بیس BJT همیشه مقداری بزرگتر از صفر خواهد بود.

بایاس یک JFET کانال N
بایاس یک JFET کانال N

نمودار بُرش مقطعی شکل بالا، یک کانال نیمه‌هادی نوع N را با یک ناحیه نوع P نشان می‌دهد که گیت نامیده می‌شود و در کانال نوع N پخش می‌شود و یک بایاس معکوس پیوند PN را تشکیل می‌دهد و وقتی که ولتاژ‌ خارجی اعمال نشده باشد، سبب تشکیل ناحیه تخلیه در اطراف می‌شود. بنابراین، JFETها قطعات مد تخلیه‌ای نامیده می‌شوند.

این ناحیه تخلیه، یک پتانسیل کاهشی تولید می‌کند که ضخامت آن در اطراف پیوند PN تغییر می‌کند و گذر جریان در کانال را با کاهش پهنای مؤثر آن و در نتیجه، افزایش مقاومت کلی خود کانال محدود می‌کند.

در نتیجه، مشاهده می‌کنیم که بیشترین ناحیه تخلیه شده در ناحیه تخلیه، بین گیت و درین قرار دارد، در حالی که ناحیه‌ای با کم‌ترین تخلیه، بین گیت و سورس واقع شده است. بنابراین، کانال JFET با ولتاژ‌ بایاس صفر اعمالی (یعنی پهنای ناحیه تخلیه تقریباً برابر با صفر باشد) هدایت می‌کند.

اگر ولتاژ‌ گیت خارجی وجود نداشته باشد ($$ V _ G = 0 $$)، و ولتاژ اعمالی به درین-سورس ($$V_{DS}$$) کوچک باشد، جریان اشباع ماکزیمم ($$ I_{DSS}$$) از درین به سورس کانال خواهد گذشت که فقط با ناحیه تخلیه کوچکی در اطراف پیوندها محدود شده است.

اگر یک ولتاژ منفی کوچک ($$ – V _ {GS}$$) به گیت اعمال کنیم، اندازه ناحیه تخلیه شروع به افزایش می‌کند و در نتیجه ناحیه مؤثر کانال و جریان گذرنده از آن کاهش می‌یابد. در این حالت می‌گوییم نوعی اثر فشردگی (Squeezing Effect) رخ داده است. بنابراین، با اعمال ولتاژ بایاس معکوس، پهنای ناحیه تخلیه افزایش می‌یابد که سبب کاهش رسانایی در کانال می‌شود.

از آن‌جایی که پیوند PN بایاس معکوس شده است، جریان کمی از گیت گذر خواهد کرد. اگر ولتاژ‌ گیت ($$ -V_{GS}$$) منفی‌تر شود، پهنای کانال کاهش می‌یابد و این کاهش تا جایی ادامه خواهد داشت که دیگر جریانی بین درین و سورس برقرار نباشد. در این حالت می‌گوییم FET تنجیده شده (Pinched-off) که مشابه ناحیه قطع (Cut-off) در BJT است. ولتاژ در هنگام بسته شدن کانال، ولتاژ تنجیدگی یا پینچ‌آف (Pinch-off) یا $$V_P$$ نامیده می‌شود.

تنجیدگی کانال JFET
تنجیدگی کانال JFET

در ناحیه تنجیده یا فشرده، ولتاژ‌ گیت ($$ V _ {GS}$$) جریان کانال را کنترل می‌کند و $$ V _ {DS}$$ اثر کمی دارد و یا بدون تأثیر است.

نتیجه این است که FET مانند یک مقاومت کنترل‌ شده با ولتاژ‌ عمل می‌کند که وقتی $$ V_{GS}=0$$ است، مقاومت آن برابر با صفر و وقتی ولتاژ گیت یک مقدار منفی بزرگ باشد، مقاومت $$ R _ {DS}$$ ماکزیمم خواهد بود. در شرایط عملکرد عادی، گیت JFET همیشه نسبت به سورس بایاس منفی است.

ضروری است که ولتاژ‌ گیت هیچ‌گاه مثبت نشود؛ زیرا  اگر همه جریان کانال نیز از گیت بگذرد و از سورس عبور نکند، JFET آسیب خواهد دید. بنابراین، برای بستن کانال، موارد زیر را داریم:‌

  • ولتاژ گیت ($$V_{GS}$$) نداشته باشیم و $$ V_{DS}$$ از صفر افزایش یابد.
  • ولتاژ‌ $$V_{DS}$$ نداشته باشیم و کنترل گیت از صفر به مقادیر منفی کاهش یابد.
  • ولتا‌ژهای $$ V _{DS}$$ و $$ V _ {Gs}$$ تغییر کنند.
مدل JFET
مدل JFET

ترانزیستور اثر میدان پیوندی کانال P دقیقاً مشابه کانال N که در بالا گفته شد عمل می‌کند. اما دو تفاوت وجود دارد:

  1. جریان کانال به دلیل وجود حفره‌ها مثبت است.
  2. پلاریته ولتاژ بایاس را باید برعکس کرد.

مشخصه خروجی یک JFET کانال N مطابق شکل زیر است.

مشخصه خروجی V-I یک FET پیوندی
مشخصه خروجی V-I یک FET پیوندی

ولتاژ $$ V _{GS}$$ اعمالی به گیت، جریان درین-سورس را کنترل می‌کند. ولتاژ‌ $$ V _ {GS}$$، همان ولتاژ‌ اعمالی بین پایه‌های گیت و سورس است، در حالی که $$ V _ {DS}$$، ولتاژ اعمال‌ شده بین درین و سورس را نشان می‌دهد.

از آن‌جایی که ترانزیستور اثر میدان پیوندی، یک قطعه کنترل‌ شده با ولتاژ‌ است، هیچ جریانی از گیت آن نمی‌گذرد. بنابراین، جریان سورس ($$ I_S$$) گذرنده از آن، برابر با جریان درین ($$ I_D$$) است.

منحنی‌های مشخخصه مثال بالا، چهار ناحیه مختلف عملکرد یک JFET را نشان می‌دهد، که به صورت زیر هستند:

  • ناحیه اهمی: وقتی $$ V _ {GS} = 0$$ باشد، لایه تخلیه کانال بسیار کوچک بوده و JFET مانند یک مقاومت کنترل‌ شده با ولتاژ کار می‌کند.
  • ناحیه قطع: این ناحیه، به عنوان ناحیه فشردگی نیز شناخته می‌شود که در آن، ولتاژ گیت $$ V _ {GS}$$ به اندازه‌ای است که سبب می‌شود JFET به دلیل بزرگ بودن مقاومتش مانند یک مدار باز عمل کند.
  • ناحیه اشباع یا فعال: در این ناحیه، JFET به یک هادی مناسب تبدیل می‌شود و با ولتاژ‌ گیت-سورس ($$ V _ {GS}$$) می‌توان آن را به سادگی کنترل کرد. در این حالت، ولتاژ‌ درین-سورس ($$ V _ {DS}$$) تأثیر ناچیزی خواهد داشت.
  • ناحیه فروشکست: در این ناحیه،‌ ولتاژ‌ بین دیرین و سورس ($$ V _ {DS}$$) به اندازه‌ای بزرگ است که سبب می‌شود کانال مقاومتی JFET فرو بشکند و حداکثر جریان کنترل‌ نشده از آن بگذرد.

منحنی‌های مشخصه یک ترانزیستور اثر میدان پیوندی کانال P، مشابه منحنی‌هایی است که در بالا ارائه شد؛ با این تفاوت که جریان درین $$I_D$$ با افزایش ولتاژ‌ گیت-سورس مثبت، کاهش می‌یابد.

وقتی $$ V _ {GS} = V_P$$ باشد، جریان درین برابر با صفر خواهد بود. در شرایط عملکرد نرمال، $$ V_{GS}$$ بین مقادیر $$ 0$$ و $$ V_P$$ بایاس می‌شود. در نتیجه می‌توان جریان درین را برای نقطه بایاس در ناحیه اشباع یا فعال، به صورت زیر محاسبه کرد:

$$ \large I _ D = I _ {DSS} \left [ 1- \frac {V _ {GS}}{V_P} \right ] ^ 2 $$

دقت کنید که مقدار جریان درین بین صفر (فشردگی) و $$I_{DSS}$$ (جریان ماکزیمم) خواهد بود. با دانستن جریان درین $$ I _ D $$ و ولتاژ درین-سورس ($$ V _ {DS}$$)، مقاومت $$ R {DS}$$ کانال را می‌توان به صورت زیر محاسبه کرد:

$$ \large R _ {DS} = \frac{ \Delta V _ {DS} } { \Delta I_D} = \frac {1} { g _m} $$

که در آن، $$ g _ m$$ «بهره هدایت انتقالی» نامیده می‌شود. دلیل این نام‌گذاری این است که JFET یک قطعه کنترل‌ شده با ولتاژ است و نرخ تغییر جریان درین را نسبت به تغییر ولتاژ گیت-سورس نشان می‌دهد.

مُدهای FET

مشابه ترانزیستور پیوندی دوقطبی، ترانزیستور اثر میدان یک قطعه سه‌سر است که قابلیت کارکرد در سه مد عملکردی را دارد. به همین دلیل، می‌توان آن را در مدارهایی با پیکربندی‌های زیر به کار برد.

پیکربندی سورس مشترک (CS)

در پیکربندی سورس مشترک (مشابه امیتر مشترک)، ورودی به گیت اعمال می‌شود و خروجی نیز از درین گرفته می‌شود. این پیکربندی، به دلیل آن‌که امپدانس ورودی بالا و تقویت‌کنندگی ولتاژ مناسبی دارد، متداول‌ترین مد کاری است و به عنوان مثال، در تقویت‌ کننده‌های سورس مشترک به کار می‌رود.

پیکربندی سورس مشترک

مد سورس مشترک هدایت FET، معمولاً در تقویت‌ کننده‌های فرکانس صوتی و پیش‌ تقویت‌ کننده‌ها و طبقات با امپدانس ورودی بالا به کار می‌رود. خروجی تقویت‌ کننده با این پیکربندی، به اندازه $$ 180 ^ \circ $$ نسبت به ورودی اختلاف فاز دارد.

پیکربندی گیت مشترک (CG)

در پیکربندی گیت مشترک (مشابه بیس مشترک)، ورودی به سورس اعمال می‌شود و خروجی از درین گرفته می‌شود؛ در حالی که گیت مستقیماً به زمین متصل شده است. امپدانس ورودی بالا که در پیکربندی قبلی وجود داشت، در این‌جا وجود ندارد؛ زیرا گیت مشترک امپدانس ورودی پایینی دارد و امپدانس خروجی آن بزرگ است.

پیکربندی گیت مشترک

این نوع پیکربندی FET، می‌تواند در مدارهای فرکانس بالا یا مدارهای تطبیق امپدانس مورد استفاده قرار گیرد که به یک امپدانس ورودی کوچک برای تطبیق با امپدانس خروجی بزرگ نیاز دارند. در این پیکربندی، خروجی هم‌فاز با ورودی است.

پیکربندی درین مشترک (CD)

در پیکربندی درین مشترک (مشابه کلکتور مشترک)، ورودی به گیت اعمال شده و خروجی از سورس گرفته می‌شود. پیکربندی درین مشترک یا «سورس فالوئر»، امپدانس ورودی بزرگ و امپدانس خروجی کوچکی دارد. بهره ولتاژ در این پیکربندی، نزدیک به $$1$$ است و به همین دلیل در تقویت‌ کننده‌های بافر به کار می‌رود. بهره ولتاژ پیکربندی سورس فالوئر، کمتر از یک است.

پیکربندی درین مشترک

این نوع پیکربندی، به این دلیل «درین مشترک» نام دارد که سیگنالی در پایه درین آن وجود ندارد و فقط ولتاژ بایاس $$ + V _ {DD} $$ به آن متصل است. خروجی این پیکربندی با ورودی هم‌فاز است.

تقویت‌ کننده JFET

مشابه ترانزیستور دوقطبی اثر میدان، از JFETهای با پیکربندی سورس مشترک نیز می‌توان برای ساختن مدار تقویت‌ کننده کلاس A نیز استفاده کرد که بسیار شبیه به مدار امیتر مشترک BJT است. مزیت اصلی تقویت‌ کننده‌های JFET نسبت به BJT، امپدانس ورودی بالای آن‌ها است که با شبکه مقاومتی بایاس گیت کنترل می‌شود. شکل زیر، این موضوع را نشان می‌دهد.

تقویت‌کننده JFET

مدار تقویت‌ کننده سورس مشترک (CS)، به وسیله مدار مقسم ولتاژ در مد کلاس A بایاس می‌شود. ولتاژ مقاومت منبع $$ R _S $$ عموماً در مقداری برابر با یک‌چهارم $$ V _{DD}$$ تنظیم می‌شود. البته اندازه آن، هر مقدار معقولی می‌تواند باشد.

ولتاژ گیت لازم برای را می‌توان با استفاده از مقدار $$ R _ S $$ به دست آورد. از آن‌جایی که جریان گیت برابر با صفر است ($$ I_G = 0 $$)، می‌توان ولتاژ نقطه کار ساکن DC را با انتخاب مناسب مقاومت‌های $$ R _ 1$$ و $$ R _ 2$$ تنظیم کرد.

اگر این مطلب برای شما مفید بوده است، آموزش‌های زیر نیز به شما پیشنهاد می‌شوند:

^^

به عنوان حامی، استارتاپ، محصول و خدمات خود را در انتهای مطالب مرتبط مجله فرادرس معرفی کنید.

telegram
twitter

سید سراج حمیدی

«سید سراج حمیدی» دانش‌آموخته مهندسی برق است. فعالیت‌های کاری و پژوهشی او در زمینه سیستم‌های فتوولتائیک و کاربردهای کنترل در قدرت بوده و، در حال حاضر، آموزش‌های مهندسی برق و ریاضیات مجله فرادرس را می‌نویسد.

آیا این مطلب برای شما مفید بود؟

یک نظر ثبت شده در “ترانزیستور JFET یا پیوندی اثر میدان — به زبان ساده

نظر شما چیست؟

نشانی ایمیل شما منتشر نخواهد شد. بخش‌های موردنیاز علامت‌گذاری شده‌اند *